




2H26 半導體測試產業展望

AI 算力擴張，測試需求延伸





2H26 半導體測試產業展望

AI 算力擴張，測試需求延伸

結論與建議

1. 2H26 AI ASIC / GPU 測試需求將由量增轉向規格提升，測試重點由良率篩選延伸至高負載、長時間與系統級穩定性驗證。
2. Probe Card 為短期較明確受惠環節，隨 fine pitch、高 I/O、高頻訊號與高電流需求提升，探針接觸穩定性仍為基礎，但 MLO、SI / PI 設計與熱機械整合能力的重要性同步提高，成為高階 Probe Card 競爭門檻。
3. CPO 光電共測為中長期延伸方向，短期聚焦 Insertion 2 / 3 設備驗證，中長期則看 Insertion 4 module-level 測試成熟，帶動光電同測、handler、SLT 與溫控平台需求。

2H26 投資展望

1. 預期 2H26 半導體測試產業投資主軸將由 CP 端 Probe Card 先行，逐步擴散至 CPO 光電共測平台。短期以 AI ASIC / GPU 晶圓測試規格提升最為明確。
2. Probe Card 將成為 2H26 較明確受惠環節。隨 AI 晶片導入 HBM、CoWoS 與 Chiplet 架構，晶圓測試需同時面對 fine pitch、高 I/O 密度、高頻訊號、高電流與熱變形等挑戰，帶動 VPC、MEMS Probe Card、高階 MLO 與 SI / PI 設計需求提升。
3. CPO Testing 將成為中長期測試平台延伸方向。相較傳統 ASIC / GPU 以電性測試為主，CPO 需同時驗證 EIC、PIC、Optical Engine 與 module-level 光電特性，短期重點將集中於 Insertion 2 / 3 設備驗證與規格確立，中長期則觀察 Insertion 4 module-level 光電共測成熟後的設備放量機會。
4. 預期具備高階 ATE、Probe Card、Socket、Handler、SLT 與 CPO 光電共測布局之廠商將優先受惠。Advantest (6857 JP) 與 Teradyne (TER US) 受惠高階 ATE 與 CPO 測試需求延伸；旺矽 (6223 TT) 受惠 Probe Card 與 CPO Insertion 2 / 3 測試設備機會；致茂 (2360 TT) 受惠 AI SLT、optical tester 與 CPO Insertion 3 / 4 光測需求；鴻勁 (7769 TT) 受惠高功耗 AI 晶片 Handler 與 CPO Insertion 4 自動化平台。

汪辰宇
精密金屬、散熱
+886-2-2326-9899#1751
chenyuwang@cathayfut.com.tw

個股	代碼	預估每股盈餘		每股盈餘成長率(%)		預估本益比		目標價	最新收盤價	評等
		2026E	2027E	2026E	2027E	2026E	2027E			
旺矽	6223 TT	64.34	125.24	92%	94%	94	48	-	6,060	未評等
鴻勁	7769 TT	124.75	208.08	65%	67%	51	31	-	6,395	未評等
致茂	2360 TT	41.63	62.95	50%	51%	50	33	-	2,080	未評等
Advantest	6857 JP	703.38	889.4	37%	26%	44	35	-	31,190	未評等
Teradyne	TER US	7.30	9.85	84%	35%	60	44	-	437	未評等




測試前移，驗證後延

AI GPU / ASIC 持續朝高 pin count、高速 SerDes、高功耗、HBM、CoWoS、SoIC 與 Chiplet 架構發展，使半導體測試不再只是確認晶片功能與良率，而是進一步驗證晶片在高負載、長時間與接近系統環境下能否穩定運作。尤其在 SoIC 與 Chiplet 架構下，多顆 logic die 於堆疊或整合前需先完成 CP 測試與 KGD 篩選，以避免不良 die 進入後續高價值封裝流程。隨單顆 AI 晶片與模組價值提升，測試的重要性已由製造流程中的成本項目，逐步成為降低封裝浪費、提升出貨可靠度與縮短量產風險的關鍵環節。

AI GPU / ASIC 封裝面積與 I/O 數量持續放大，使測試接點數量與接觸穩定性要求提高；其次，高速 SerDes 與 HBM 介面使測試過程需更重視訊號完整性，避免因測試介面本身造成訊號失真或誤判；第三，高功耗與高電流設計使測試平台需具備更佳電源供應、接地回流與熱穩定能力。AI 晶片測試已由單點功能驗證，升級為同時涵蓋接觸、訊號、電源與熱管理的整合型測試挑戰。全球 Probe Card 市場維持穩健成長，主要受惠 AI 處理器、先進邏輯、車用電子、5G 與高階封裝測試需求提升。根據市場調研資料，全球半導體 Probe Card 市場規模預估將由 2025 年的 US\$2.86bn 成長至 2035 年的 US\$5.84bn，2026–2035 年 CAGR 達 7.42%。

圖一：Probe Card Market Size 2026 to 2035



資料來源：Statifacts、國泰證期研究部整理

進一步從市場結構觀察，Vertical Probe Card 雖仍為目前主流，但 MEMS Probe Card 占比仍低，代表高階 fine pitch 與高頻高速測試滲透率仍處於早期階段。隨 AI 晶片持續導入 HBM、Chiplet 與先進封裝，Probe Card 需求將不僅來自測試量增加，更來自產品組合由傳統探針卡往高階 VPC、MEMS 與客製化測試介面升級。

測試內容亦正同時出現左移與右移趨勢。左移代表在 wafer-level 與 CP 階段提前篩選 KGD，尤其在 SoIC、Chiplet 與高階封裝架構下，堆疊或整合前的不良 die 若未被提前剔除，將放大後續封裝報廢成本，因此 CP 端測試重要性同步提高。右移則代表更多測試內容延伸至 FT、Burn-in 與 SLT，以確認高功耗、高溫、長時間運作與系統級穩定性。因此，測試介面產業範圍不應只限於 Probe Card，而應涵蓋 CP 端的 Probe Card，FT / SLT 端的 Load Board 與 Test Socket，以及 Burn-in 階段的 Burn-in Socket、Burn-in Board 與溫控系統。後續隨 CPO 導入，測試內容將由純電性測試延伸至光電共測，進一步帶動 Prober、Optical Probe、Handler 與檢量測設備升級。




高頻高熱，探針升級

2H26 Probe Card 成長動能將由 AI ASIC / GPU 測試需求延續推動，且產業重點不僅在測試量增加，更在測試規格升級。隨 AI 晶片導入 HBM、CoWoS、Chiplet 與高速 SerDes 架構，晶圓測試階段需同時面對 fine pitch、高 pin count、高頻訊號、高電流與熱變形等挑戰，使 Probe Card 不再只是晶圓端接觸介面，而是進一步成為整合訊號完整性、電源完整性與熱機械穩定性的高階測試平台。

從結構來看，一張高階 Probe Card 主要由 PCB / Interface Board、MLO / Space Transformer、Probe Pin、Guide Plate / Stiffener 與 thermal / power design 組成。其中，Probe Pin 負責實際接觸晶圓端 pad 或 bump，關鍵在於低接觸阻抗、低 force、高一致性與耐磨耗；MLO 則負責將 ATE 端較大 pitch 的訊號與電源轉換至 wafer 端細 pitch 探針陣列，並需處理高速訊號 routing、阻抗控制、power delivery、crosstalk 與熱變形問題。因此，Probe Card 技術門檻已不只來自探針本身，而是 Pin、MLO、SI / PI 與機構熱設計的整合能力。

圖二: MEMs Probe Card



資料來源：國泰證期研究部整理

VPC 仍為目前 AI ASIC / GPU 晶圓測試的主流架構，主要受惠其技術成熟、成本相對較低、可維修性較佳，並能滿足多數高 pin count 邏輯 IC 測試需求。然而，當 AI 晶片持續朝更小 pitch、更高 I/O 密度、更高頻高速與更高功耗發展，傳統 VPC 在探針排列精度、接觸一致性、總接觸力、寄生效應與熱穩定性上將面臨更高挑戰。MEMS Probe Card 則透過微加工方式形成探針結構，具備更高幾何精度、更細 pitch、更低接觸力與更好一致性，較適合 micro-bump、HBM、Chiplet 與高階 AI ASIC 測試。相較 VPC 偏機械式金屬探針組裝，MEMS 探針可透過微影、電鍍與蝕刻等製程控制探針尺寸、形狀與彈性結構，使其在 fine pitch、高密度與高速訊號測試中具備較佳延伸性。




光電共測，平台延伸

CPO 導入後，半導體測試將由傳統電性測試延伸至光電共測。相較傳統 ASIC / GPU 主要驗證電訊號，CPO 需同時測試 EIC、PIC、Optical Engine 與最終 module，測試項目涵蓋 optical coupling、laser alignment、optical loss、BER、thermal drift 與高速訊號完整性。由於光學元件、EIC / PIC 與封裝模組成本高，若缺陷在最終 module 階段才被發現，將造成較高報廢成本，因此 CPO 測試流程需分階段導入，以提高 Known Good PIC、Known Good Die 與 Known Good Optical Engine 篩選效率。

從測試流程來看，CPO Testing 並非單一設備機會，而是涵蓋 wafer-level、die-level 到 module/system-level 的完整測試架構。前段 Insertion 1 / 2 主要在 wafer-level 與 bonding 後測試，重點在 prober 與光電測試整合，用於 PIC / EIC 初步篩選；中段 Insertion 3 進入 Optical Engine 的 die-level 測試，需強化光學量測、自動化對位與溫控能力；後段 Insertion 4 則延伸至 CPO package / module-level，測試內容由電性測試逐步升級為光電共測。

圖三: CPO Insertion Testing Flow



資料來源：ADVANTEST、國泰證期研究部整理

CPO Testing 的產業意義在於將測試介面由電性接觸升級為電性、光學與熱管理整合。短期重點在 Insertion 2 / 3 的設備驗證與規格確立，中長期則看 CPO module / system-level test 成熟後，測試平台由前段 prober 與光電測試設備，逐步延伸至後段 handler、optical tester、SLT、socket / fixture 與溫控系統。CPO 雖仍處早期導入階段，但其測試流程複雜度高、設備客製化程度高，將成為後續半導體測試產業的重要延伸方向。

整體而言，2H26 半導體測試介面產業主線可分為兩階段：短期以 AI ASIC/GPU 帶動 Probe Card 由 VPC 向 MEMS、高階 MLO 與 SI/PI 設計升級；中長期則由 CPO 光電共測推動測試平台從 CP 端延伸至 die-level、module-level 與 system-level。測試產業競爭重點將由單一測試介面元件，逐步延伸至整合 Pin、MLO、Socket、Load Board、Handler、Optical Probe、Optical Tester 與溫控能力的高階測試平台。



研究團隊

李朋潤 研究部主管 +886-2-2326-9899#9814 pengjunlee@cathayfut.com.tw	藍文彥 金融、消費、工業 +886-2-2326-9899#1145 michael@cathayfut.com.tw	呂旻旂 紡織、製鞋、電子組裝 +886-2-2326-9899#7960 minchilu@cathayfut.com.tw
呂理舜 綠色能源、電動車 +886-2-2326-9899#9844 dufflu@cathayfut.com.tw	林裕禮 IP、IC 設計 +886-2-2326-9899#1944 henrylin@cathayfut.com.tw	璩文浩 CA ESG +886-2-2326-9899#9856 whchu@cathayfut.com.tw
王筠婷 特用化學、半導體週邊 +886-2-2326-9899#7961 vanessawang@cathayfut.com.tw	姜仁匡 PCB +886-2-2326-9899#1601 kenchiang@cathayfut.com.tw	紀彥呈 半導體、資訊軟體 +886-2-2326-9899#1940 ianchi@cathayfut.com.tw
汪辰宇 散熱、精密金屬 +886-2-2326-9899#1751 chenyuwang@cathayfut.com.tw	張雅倩 研究員 +886-2-2326-9899#1122 val.chang@cathayfut.com.tw	林美君 研究員 +886-2-2326-9899#1752 meira.lin@cathayfut.com.tw
賴振宇 資深研究員 +886-2-2326-9899#9817 alex.lai@cathayfut.com.tw	劉耀文 研究員 +886-2-2326-9899#1751 yaowen@cathayfut.com.tw	鍾沛寰 研究員 +886-2-2326-9899#1750 parisphchung@cathayfut.com.tw
郭經緯 CPA 顧問部主管 +886-2-2326-9899#9812 raymondkuo@cathayfut.com.tw	何緯婷 總經 +886-2-2326-9899#9835 lauraho@cathayfut.com.tw	陳玉庭 總經、ETF +886-2-2326-9899#7964 yutingchen@cathayfut.com.tw
張立民 研究員 +886-2-2326-9899#1731 changlimin@cathayfut.com.tw	陳宇亮 研究員 +886-2-2326-9899#9846 ivor0704@cathayfut.com.tw	林威廷 研究員 +886-2-2326-9899#3956 adamlin@cathayfut.com.tw



投資評等定義

英文評等	中文評等	潛在報酬率
STRONG BUY	強力買進	> +30%
BUY	買進	介於+15% ~ +30%
NEUTRAL	中立	介於-15% ~ +15%
SELL	賣出	< -15%

註:潛在報酬率=(6個月內目標價/本次報告評等最近一天收盤價 - 1) * 100

免責聲明

本報告僅為本公司提供客戶之一般參考資料，並非針對客戶之特定需求所作的投資建議，且在本報告撰寫過程中，並未考量讀者個別的財務狀況與需求，故本報告所提供的資訊無法適用於所有客戶或投資人，讀者應審慎考量本身之投資風險，並就投資結果自行負責。

本報告係根據本公司所取得資訊加以彙集及研究分析，本公司雖盡力使用可靠且廣泛的資訊，但本公司並不保證各項資訊之完整性及正確性。本報告中所提出之意見係為本報告出版當時的意見，邇後相關資訊或意見若有變更，本公司將不會另行通知。本公司亦無義務持續更新本報告之內容或追蹤研究本報告所涵蓋之主題。本報告中提及的標的物價格、價值及收益隨時可能因各種本公司無法控制之政治、經濟、市場等因素而產生變化。本報告中之各項預測，如營收及目標價格，均係基於對目前所得資訊作合理假設下所完成，所以並不必然實現。從事特定交易，如涉及期貨、選擇權及衍生性金融商品，因具有高度風險並不適合每一個投資人。本報告不得視為買賣有價證券或其他金融商品的要約或要約之引誘。

國泰金融控股公司所屬子公司暨關係企業（以下稱“國泰金融集團”）從事廣泛金融業務，包括但不限於銀行、保險、證券經紀、自有資金投資與交易、資產管理及證券投資信託等。國泰金融集團對於本報告所涵蓋之標的公司可能有投資或其他的業務往來關係。國泰金融集團及其所屬員工，可能會投資本報告所涵蓋之標的公司，或以該等公司為標的的衍生性金融商品，而其交易的方向與本報告中所提及的交易方向可能不一致。除此之外，國泰金融集團於法令許可的範圍內，亦有可能以本報告所涵蓋之標的公司作為發行衍生性

金融商品之標的。國泰金融集團轄下的銷售人員、交易員及其他業務人員可能會為他們客戶或自營部門提供口頭或書面的市場看法或交易策略，然而該等看法與策略可能與本報告的意見不盡一致。國泰金融集團的資產管理、自營及其他投資業務所做的投資決策也可能與本報告所做的建議或看法不一致。

非經本公司事先書面同意，不得發送或轉送本報告予第三人轉載或使用。